

19 日本国特許庁

公開特許公報

特 許 題 日 8月8日

特許庁長官 斉 幕 英 第 段

1. 発明の名称 ペッファ・メモリ制御方式

2. 発 明 者

所 神奈川泉川崎市中原区上小田中 1015 番地 富士 温 株式 会社 内

氏名 由 村 安(外2名)

3. 特許出顧人

住 所 神奈川県川崎市中原区上小田中 1015 番地

氏名 (522) 富士通株式会社

代表者 高 羅 芳 光

4. 代 理 人

住 所 東京都荒川区西日暮里 4 丁目 17 番 1 号

佐原マンション3 FC

氏 名 (7484) 弁理士 森 田

5. 添付書類の目録

力大量

(1) 明 細 書 1 週 (2) 図 面 1 通

(3) 委任 状 1通

(4) 颇 咨 副 本 1 通

①特開昭 51-19453

43公開日 昭51. (1976) 2 16

②特願昭 4月-11075

②出願日 昭49.(1974)8.8

審査請求 未請求

(全5頁)

庁内整理番号

6443 46

52日本分類

877100 87171002 50 Int. C12

906F 13/00 911C 9/00

明 無 書

1. 発明の名称 パッファ・メモリ 新御方式

2. 特許請求の範囲

モリ無勢方式。

3. 発明の詳細な説明

本発明は、パッファ・メモリ制御方式、特にパッファ・メモリに転送されているブロック単位の 世換処理において、所定ブロック単位情報がもは や有効でないことを指示する情報、および有効で はあるが他にくらべて置換されるべき質を指示す る情報を保持しておくようにし、上配前者情報ま たは接者情報が附与されているブロック単位が積 板的に配換され易いよう制御せしめたパッファ・ メモリ制御方式に関するものである。

パッファ・メモリを有するデータ処理装置においては、パッファ・メモリ上に格納できるブロック単位数に制限があることから、優先順位管理手段をもうけてアタセスがある度に次に置換される可能性のあるブロッタ単位を決定しておくように制御される。

この場合従来からLRU(リースト・リーセントリ・ユースド)の論理にしたがって、最も最近

特開 昭51-19453(2)

使用されたブロック単位を最高の優先順位におき、その逆にあるブロック単位をもって置換されるブロック単位をする制御が行なわれる。またしてブロック単位を決定する論理は従来から単位によったもので、他のブロック単位を決定して最近に表がとられている。そして数値を的な論理としては、明らかに無効であるブロック単位を指示するに止まっている。

本発明は、情報として無効ではないが養極的に 世換されるべきブロック単位を指示せしめるるよう にし、抜ブロック単位を優先順位管理手段に し、抜ブロック単位を優先順位管理手段に を優先順のためようとすることを でいる。そしてそのため本発明のベッフで り制御方式はバッファ・メモリ、お定個数のブロック ア・メモリ上に 転送ブロック単位の優先順位を理シスク単位に する優先順位管理手段をそなえたデータ処理システムにおいて、上記パッファ・メモリに 転送され ている各プロッタ単位情報について、 位情報の有効性を管理する情報をもうけ、 該情報 にもとずいる無効プロック単位情報を上記優先順 位管理手段によりもっとも低い優先順位におるが 単位について、 はないが置換されるが発生を指示する はないが最大である。 はないが理手段により。 をもうけ、 該情報が開手段により。 より、 をもうけ、 数間報せしめたことを特徴といる。 以下図面を参照しつつ説明する。

第1図は本発明のパッファ・メモリ制御方式が 適用されるデータ処理システムの一実施例。第2 図は特定の記憶情報を指定するアドレス情報の一 実施例構成。第3図は本発明による配換プロッタ 単位決定の一実施例機成を示す。

第1回において、1は主記憶装置、2はパッファ・メモリを有する中央処理装置、3はパッファ・メモリ、4はディレクトリでパッファ・メモリ
3上に格納されているブロック単位のアドレス情

報を管理するもの、5はメモリ・アクセス製配、 6は命令制御部、7は演算処理部、8-0、8-1はチャネル制御装配、9はファイル制御装配、 10は大容量外部記憶装置、11は入出力制御装 配、12は入出力装置を失々変わしている。

タセスして必要な情報をアクセス元に転送すると 共に当該情報を含むブロック単位をベッファ・メ モリる上に格納せしめておくようにされる。そし てこのときパッファ・メモリるにおいては4個の ブロッタ単位のうち最も優先順位の低いブロッタ 単位は適出されるようにされる。

この場合の置換プロック決定のための論理は従来一般にLRU論理が採用されるが、さらにパッファ・メモリる上に存在するプロック単位情報が、主配信装置1内で他装置によって書替えられたことなどによって、無効なものとなってしまった場合この無効となったプロック単位を置換するようにしている。

本発明は、上記従来の置換処理論理に加えて、 さらに積極的に置換されるべきであるプロック単 位を指定するようにしている。即ち、

(1) 第1因に示す如く、チャネル制御装置8-0 が主記像装置のデータを大容量外部記憶装置 10に転送する場合、ベッファ・メモリ3上に 当該データを含むブロッタ単位の情報が格納さ

特開昭51-19453(3)

れるが、当該プロッタ単位内の最後のデータが アクセスされた後を考えると、当該プロッタ単 位はもはやパッファ・メモリ3上に存在する価 値がなくなる。

- (2) 中央処理装置 2 がアクセスした情報とチャネル制御装置 8 0 または 8 1 がアクセスした情報とを対比して考えると、前者の場合処理の進行に応じて講接したアドレスが順にアクセスされる可能性が大であることから、接者がアクセスした後のブロック単位をペッファ・メモリ3上に載く価値が少ない。
- (3) アクセス元によるアクセスを考えたとき例えばユーザ領域に相当するアクセスは他にぐらべてパッファ・メモリ3上に置かれる価値が少ない。
- (4) データ処理装置におけるプログラムについて モニタ・モードとユーザ・モードとを考えて。 後者はバッファ・メモリ3上に置かれる価値が 少ない。

(5) データ処理装置の処理の複類によっては、ある情報をアタセスした後当分の関系びその情報を含むブロッタ単位についてアタセスされる可能性がないかあるいはきわめて少ないことが予測できる場合があり、このような場合特定のブロッタ単位は一度アクセスされた後にはもはやパッファ・メモリ3上に存在する価値がなくなる。

などの各種ケースにおいて、パッファ・メモリる 上に存在する価値がないか少ないブロッタ単位に 対して、自動的にあるいは命令によって、積極的 に最換されるべきものとして指定するようにする。

本発明におけるアドレス情報は第2図に扱わす 如く。(タグ・アドレス情報)・(カラム・アド レス情報)・(ブロッタ内アドレス情報)で指定 される。

第3回において、4はディレクトリ、13はアドレス・レジスタ、14-0、14-1、14-2、14-3は比較回路、15は優先順位決定回路、16-0、16-1、16-2、16-3は

最下位単位セット・フリップ・フロップを妄わし ている。

第1図に関連して説明した如く。 ペッファ・メ モリ3に対してアクセスする場合。アクセス元は アドレス・レジスタ13にアドレス情報がセット され、ディレクトリ4に対してカラム・アドレス 情報にもとずいて説出し処理が行なわれる。そし て駄カラム・アドレス情報が例えばすりカラムに --相当するものであった場合。ディレクトリ4の ★ 0 カラムの4つのセット位置す 0 セット位置な いしまるセット位置からまグ・アドレス情報が一 斉に読出される。この読出されたタグ・アドレス 情報は、パッファ・メモリる(第1因)のまりカー ラムの4つのセット位置に格納されているブロッ ク単位のタグ・アドレス情報であって、比較回路 14-0ないし14-3によってレジスタ13上 のタグ・アドレス情報と比較される。そしてすべ ての比較回路から不一致信号が発生られると、セ ット状態にあるフリップ・ファップ例えば16~ 1によってパッファ・メモリ3上の対応するセッ

ト位置即ちゅ1セット位置に格的されているプロック単位が適出され、その位置に新しいプロック単位が主配値装置1から転送されてくる。そして新しいプロック単位が格納されたま1セット位置を最高の優先順位に置くようにし、新しく最下位の順位が決定されて該当するフリップ・フロップ例えば16-2がセットされる。

そしてこの場合、ディレクトリイ内にはベッファ・メモリる上に格納されているブロック単位が有効な情報であるか否かを指示する情報 V が一緒に格納されており、上記最下位優先順位の決定には情報 V が論理「0」(即ち無効)となっているブロック単位が存在すれば、当該ブロック単位の存在するセット位置のフリップ・フロップをセットしておくようにされる。

本発明においては、上記情報Vおよび例えばし RU論理による優先順位決定処理に加えて、ディ レクトリ4上に情報Rとして因示(1ビットに限 らない)した「情報として無効ではないが置換さ れるべき貸」を指示する情報を格納せしめておく

特期 昭51-19453(4)

ようにし、軟情報Rが論理「1」(即ち置換されるべきである)となっているブロック単位を捜極的に置換するようにする。即ち、先ず第1に情報Vが論理「0」にあるブロックを最下位におき、第2に情報Vがすべて論理「1」にあるとき情報Rが論理「1」にあるブロックを最下位におき、第3にすべてのブロックについて情報Vが論理「1」で情報Rが論理「0」にあるとき例えばLRU論理にしたがって最下位順位のブロック単位を決定するようにする。

ここで如何なるブロッタ単位について情報 R を 動理「1」とするかは、上述の(1)ないし(5)などに したがって決定され、情報 R を 動理「1」に変更 する処理は自動的あるいは命令によって行なわれる。


以上説明した如く、本発明によれば、優先順位 決定回路15による世換ブロック決定処理に当っ て、むしろ積極的に置換されるべきブロックを情 報Rによって置換され易い形に処理するようにし ており、従来のこの種の処理の如く無効情報でな いすべてのブロック単位を平等に考えてLRU論 理などの論理を適用する方式にくらべて、効率の よいパッファ・メモリ制御を行なわせることが可 能となる。

4 図面の簡単な説明


第1回は本発明のパッファ・メモリ制御方式が 適用されるデータ処理システムの一実施例、第2 回は特定の配性情報を指定するアドレス情報の一 実施例構成。第3回は本発明による配換プロッタ 単位決定の一実施例構成を示す。

図中、1は主記憶装置、2は中央処理装置、3はパッファ・メモリ、4はディレクトリ、8-0、8-1はチャネル制御装置、9はファイル制御装置、10は大容量外部記憶装置、15は優先順位決定回路、Vは情報の有効性を管理する情報、Rは情報が無効ではないが配換されるべき旨を指示する情報を表わしている。

特許出版人 富土道株式会社 代理人会理士 姦 田 官



才 2 図 92·71·12 #9A·71·12 7年程度



特開昭51-19453(5)

6. 前記以外の発明者

発 明 者

住 所 神奈川県川崎市中原区上小田中 1015 看地

氏名 英賀芷芝

在所 同上

压名 节转簧斧

-299-